基于FPGA的數(shù)字頻率計(jì)設(shè)計(jì)
- 文件介紹：
- 該文件為 doc 格式，下載需要 1 積分
- 基于FPGA的數(shù)字頻率計(jì)設(shè)計(jì)
8位十進(jìn)制顯示數(shù)字頻率計(jì)(帶周期測(cè)量)
功能要求：
1、 能測(cè)量1—99999999Hz的方波信號(hào)頻率，(能測(cè)量10uS—1000mS的周期)[1MHZ/1us--1HZ/1000ms]，并以十進(jìn)制的方式顯示。
2、 具有工作方式轉(zhuǎn)換控制鍵、開始鍵、停止鍵等控制鍵。
3、 數(shù)值顯示用LED數(shù)碼管動(dòng)態(tài)顯示。
1、 頻率計(jì)的工作原理
本文要設(shè)計(jì)一個(gè)8位十進(jìn)制數(shù)字頻率計(jì)，需要由四種器件來組成，即：測(cè)頻控制信號(hào)發(fā)生器(FTCTRL)、有時(shí)鐘使能的十進(jìn)制計(jì)數(shù)器(CNT10)、32位鎖存器(REG32B)、除法器模塊(division).
因?yàn)槭?位十進(jìn)制數(shù)字頻率計(jì)，所以計(jì)數(shù)器CNT10需用8個(gè)，7段顯示LED7也需用8個(gè).
頻率測(cè)量的基本原理是計(jì)算每秒鐘內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)。
為此，測(cè)頻控制信號(hào)發(fā)生器FTCTRL應(yīng)設(shè)置一個(gè)控制信號(hào)時(shí)鐘CLKK，一個(gè)計(jì)數(shù)使能信號(hào)輸出端CNT_EN、一個(gè)與CNT_EN輸出信號(hào)反向的鎖存輸出信號(hào)Load、和清零輸出信號(hào)RST_CNT。
如CLKK的輸入頻率為1HZ，則輸出信號(hào)端CNT_EN輸出一個(gè)脈寬恰好為1秒的周期信號(hào)，可以作為閘門信號(hào)用。由它對(duì)頻率計(jì)的每一個(gè)計(jì)數(shù)器的使能端進(jìn)行同步控制。當(dāng)CNT_EN高電平時(shí)允許計(jì)數(shù)，低電平時(shí)停止計(jì)數(shù)，并保持所計(jì)的數(shù)。
在停止計(jì)數(shù)期間，鎖存信號(hào)Load 的上跳沿將計(jì)數(shù)器在前1秒鐘的計(jì)數(shù)值鎖存進(jìn)32位鎖存器REG32B，由7段數(shù)碼管穩(wěn)定顯示。設(shè)置鎖存器的好處是，顯示的數(shù)據(jù)穩(wěn)定，不會(huì)由于周期性的清零信號(hào)而不斷閃爍。鎖存信號(hào)之后，清零信號(hào)RST_CNT對(duì)計(jì)數(shù)器進(jìn)行清零。為下1秒鐘的計(jì)數(shù)操作作準(zhǔn)備。測(cè)頻控制信號(hào)發(fā)生器的工作時(shí)序如圖1示。
...
熱門關(guān)鍵詞： 
